

97-1 大葉大學 完整版課綱 - 上課進度

上課進度		分配時數(%)				
週次	教學內容	講授	示範	習作	實驗	其他
1	Verilog HDL簡介	30	70			
2	數位系統設計簡介	30	40		30	
3	組合電路基本區塊介紹	30	40		30	
4	組合電路基本區塊Verilog code描述	30	40		30	
5	組合電路基本區塊Verilog code描述	20	10		70	
6	組合電路基本區塊Verilog code描述	10	10		80	
7	序向電路介紹	30	40		30	
8	序向電路介紹	20	10		70	
9	midterm					100
10	同步序向電路Verilog code描述	30	40		30	
11	同步序向電路Verilog code描述	20	10		70	
12	同步序向電路Verilog code描述	10	10		80	
13	非同步序向電路Verilog code描述	30	40		30	
14	非同步序向電路Verilog code描述	20	10		70	
15	非同步序向電路Verilog code描述	10	10		80	
16	數位系統設計實例介紹	20	30		50	
17	數位系統設計實例介紹	10	10		80	
18	final					100

