

## 97-1 大葉大學 完整版課綱

### 基本資訊

課程名稱	計算機結構與設計	科目序號 / 代號	1461 / EDR5070
開課系所	電機工程學系博士班	學制 / 班級	研究所博士班1年1班
任課教師	陳慶順	專兼任別	專任
必選修 / 學分數	選修 / 3	畢業班 / 非畢業班	非畢業班
上課時段 / 地點	(二)9AB / H726	授課語言別	中文

### 課程簡介

本課程教授學生運用Verilog HDL與ASM設計實現一個簡易乘法處理器相關研究。

### 課程大綱

ASM與Verilog HDL簡介  
三階段除法機Verilog設計

### 基本能力或先修課程

計算機架構  
Verilog硬體描述語言  
數位邏輯

### 課程與系所基本素養及核心能力之關連

### 成績稽核

### 教科書(尊重智慧財產權，請用正版教科書，勿非法影印他人著作)

書名	作者	譯者	出版社	出版年
----	----	----	-----	-----

無參考教科書

### 參考教材及專業期刊導讀(尊重智慧財產權，請用正版教科書，勿非法影印他人著作)

書名	作者	譯者	出版社	出版年
----	----	----	-----	-----

無參考教材及專業期刊導讀

上課進度		分配時數(%)				
週次	教學內容	講授	示範	習作	實驗	其他
1	Why Verilog Computer Design	50	10	40	0	0
2	Why Verilog Computer Design	50	10	40	0	0
3	Designing ASMs	50	10	40	0	0
4	Designing ASMs	50	10	40	0	0
5	Three Stages for Verilog Design	50	10	40	0	0
6	Three Stages for Verilog Design	50	10	40	0	0
7	Verilog Hardware Description Language	50	10	40	0	0
8	Verilog Hardware Description Language	50	10	40	0	0
9	Verilog Hardware Description Language	50	10	40	0	0
10	Advanced ASM Techniques	50	10	40	0	0
11	Advanced ASM Techniques	50	10	40	0	0
12	Designing for Speed and Cost	50	10	40	0	0
13	Designing for Speed and Cost	50	10	40	0	0
14	One Hot Designs	50	10	40	0	0
15	One Hot Designs	50	10	40	0	0
16	General-Purpose Computers	50	10	40	0	0
17	General-Purpose Computers	50	10	40	0	0
18	General-Purpose Computers	50	10	40	0	0