# 97-1 大葉大學 完整版課綱

基本資訊								
課程名稱	Verilog硬體描述語言	科目序號 / 代號	0658 / EEI3106					
開課系所	電機工程學系	學制/班級	大學日間部3年1班					
任課教師	陳慶順	專兼任別	專任					
必選修 / 學分數	選修 / 3	畢業班 / 非畢業班	非畢業班					
上課時段 / 地點	(—)9AB / H731	授課語言別	中文					

### 課程簡介

本課程教授學生如何進行可合成之 Verilog 硬體描述語言有關設計.

#### 課程大綱

邏輯合成

行為模型

同步程序

模組階層化

邏輯層級模型

循環精確規範

先進時序

#### 基本能力或先修課程

程式語言

數位邏輯

#### 課程與系所基本素養及核心能力之關連

4.3.充分認知專業倫理之重要性,瞭解工程技術對環境、社會及全球的影響,善盡工程師之社會責任

#### 成績稽核

教科書(尊重智慧財產權	生四二比粉扒事	. 勿非法影印他人	*************************************
教科書(草里省急以库権	. 福用作版教外音.	ツロに方気のいか人	【右TF)

書名 出版往 出版年

無參考教科書

# 參考教材及專業期刊導讀(尊重智慧財產權,請用正版教科書,勿非法影印他人著作)

無參考教材及專業期刊導讀

上課進度		分配時	分配時數(%)				
週次	<b>教學內容</b>	講授	示範	習作	實驗	其他	
1	Introduction to Electronic Design Automation	50	10	40			
2	Introduction to Electronic Design Automation	50	10	40			
3	Hardware Modeling with the Verilog HDL	50	10	40			
4	Hardware Modeling with the Verilog HDL	50	10	40			
5	Event-Driven Simulation and Testbenches	50	10	40			
6	Event-Driven Simulation and Testbenches	50	10	40			
7	Logic System, Data Types, and Operators for Modeling in	50	10	40			
	Verilog HDL						
8	Logic System, Data Types, and Operators for Modeling in	50	10	40			
	Verilog HDL						
9	Logic System, Data Types, and Operators for Modeling in	50	10	40			
	Verilog HDL						
10	User-Defined Primitives	50	10	40			
11	User-Defined Primitives	50	10	40			
12	Verilog Models of Propagation Delay	50	10	40			
13	Verilog Models of Propagation Delay	50	10	40			
14	Verilog Models of Propagation Delay	50	10	40			
15	Behavioral Descriptions in Verilog HDL	50	10	40			
16	Behavioral Descriptions in Verilog HDL	50	10	40			
17	Behavioral Descriptions in Verilog HDL	50	10	40			
18	Behavioral Descriptions in Verilog HDL	50	10	40			